LOGIC INTEGRATED CIRCUIT DEVICE

Patent Number:

JP63073169

Publication date:

1988-04-02

Inventor(s):

HANIBUCHI TOSHIAKI

Applicant(s)::

MITSUBISHI ELECTRIC CORP

Requested Patent:

JP63073169

Application Number: JP19860218598 19860916

Priority Number(s):

IPC Classification:

G01R31/28; H03K19/00

EC Classification:

Equivalents:

Abstract

PURPOSE:To decrease the number of pins by one pin, by using one pin of data input pins as a multiplex input pin at the time of normal operation, and directly connecting the shift input signal line of a shift register for circuit tests to said pin. CONSTITUTION: When a test pattern is inputted into a shift register 5, the test pattern is also inputted to an inner circuit 1 through an input terminal of the circuit 1, to which a multiplex input pin 6 is connected. since the input terminal is the input terminal of a data type, there is no problem. When the circuit 1 is tested, a clock signal at a clock input pin A is kept at L until the test results are latched in shift register latches 4a-4c. Input through a shift input terminal 7a is inhibited. At the time of normal operation, the clocks of the clock input pins A and B are always L. Therefore, input through the terminal 6a is inhibited. Even if an exclusive use pin is not provided for the shift input, there is no problem in the operation.



Data supplied from the esp@cenet database - 12

⑩ 公 開 特 許 公 報 (A) 昭63-73169

@Int.Cl.4

證別記号

庁内整理番号

匈公開 昭和63年(1988)4月2日

G 01 R 31/28 H 03 K 19/00 G-7807-2G D-8326-5J

審査請求 未請求 発明の数 1 (全6頁)

₿発明の名称

論理集積回路装置

②特 願 昭61-218598

登出 願 昭61(1986)9月16日

砂発 明 者 埴 渕

敏 明

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

②代 理 人 并理士 大岩 增雄 外2名

明 (昭 18

1. 発明の名称

倫理集積回路裝置

2. 特許請求の範囲

(1) 複数の内部回路と、該内部回路と相互に接続された複数の記憶回路を含みの一部に接続して上記内部回路のテスト用しいと記りののでは、所定の内部回路の所定の大かに、所定の内部回路の所定の大かにといる外部にいる外部とと、入力に対しているのでは、大力には、ことを特徴とする論理組織回路を記した。

② 上記内部回路の入力端子が、データ入力端子であることを特徴とする特許請求の範囲第1項記載の論理集積回路装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、論理集積回路装置に係り、特にスキャンパス方式を用いた大規模集積回路装置に関するものである

(従来の技術)

第3回は従来のスキャンパス方式を用いた論理 集積回路装置の概念を示すプロック図であり、第4回はシフトレジスタラッチ(以下SRLと略す) ((a)~(4h)の具体例を示す論理集積排成図、第5 図は直列シフトレジスタ(5)の構成例を示すブロック図である。

第 3 図において、(1)~(3) は内部回路、(5) は S R L (4a)~(4h) によって構成される直列シフトレジスタ、(8a)~(8e) はシステム入力ピン、(9a)~(9c) はシステム出力ピンである。

第 4 図のSRLを用いて直列シフトレジスタ (5) の構成は以下の通りである。

第3回又は第5回において、第1段目のSRL(4a)のデータ入力端子(1)をシフトレ入力ピン(6a)に接続し、データ出力端子(0a)を次段のSRL(4b)のデータ入力端子(1)に接続する。以降同様に接続してゆき、最終段のSRL(4b)のデータ出力端子(0a)をシフト出力ピン(7)に接続する。各SRL(4a)~(4b)のシフト用クロック入力端子(A).

(8) はそれぞれ共通に接続する。

なお、第3回において、クロック入力ピン(C.).
(C.)はそれぞれSRL(4a)~(4d)、SRL(4e)~
(4b)のクロック入力端子(C) へ接続される。システム入力ピン(8a)はSRL(4d)のデータ入力端子(D)に、システム入力ピン(8b)~(8c)はそれぞれ内部回路(I)の入力端子に、SRL(4a)~(4c)のデータ入力端子(D)はそれぞれ内部回路(D)はそれぞれ内部回路(D)はそれぞれ内部回路(D)はそれぞれ内部回路(D)に、SRL(4a)、(4b)の入力端子(C)はそれぞれるRL(41)、(4e)の入力端子(D)に、SRL(4e)、(4h)の出力端子(C)はそれぞれ内部回路(D)に、SRL(4e)~(4h)の出力端子(C)はそれぞれ内部回路(D)に、SRL(4e)~(4h)の出力端子(C)はそれぞれ内部回路(D)に、SRL(4e)~(4h)の出力端子(C)はそれぞれ内部回路(D)に、システム出力ピン(9a)~(9c)はそれぞれ内部回路(D)の出力端子に接続されている。

次に動作について説明する。以下の説明において、クロック入力ピン(A)、(B)、(C)、(C1)、(C2) へ入力するクロック信号を各々(a)、(b)、(c)、(c1)、(c2)と呼ぶ。

は (c a) によって 制加される単独の ラッチ回路として 機能し、シフトレジスタ 動作モー ド時は、 SR し全体として クロック 信号 (a) 及び (b) によって 割街される 直列 シフトレジスタ (5) として 機能する。

さて、システム 60 の回路テストは以下の手順で 実現できる。

(i)シフトレジスタ(S)のテスト:シフト入力ピン(6a)よりテストパターンを入力し、SRL(4a)~(4b)を経由してシフト出力ピン(Mでテスト結果を観測することにより、シフトレジスタ(S)の正常動作を確認する。

(8 b) 个部回路(1) のテスト: システム入力ピン(8 b) ~(8 c) にテストパターンを入力し、内部回路(1) のテスト結果を、クロック信号(c1) によって SR L (4 a) ~(4 c) にラッチし、次いでシフトレジスク(5) を使用し、シフト出力ピン(7) でテスト結果を理例する。

(ii) 内部回路ののテスト:内部回路のへの入力を与えるSRL((i a) , ((i b) に、シフト入力ピン

まず、 年 4 図に示されるSRL(4) は、 2 つのモ ード、すなわちシステム動作モードと、シフトレ ジスタ動作モードを有する。システム動作モード では、データ入力端子(D) からのデータをクロッ ク信号(C) でラッチ回路(Li)にラッチし、データ 出力稿子(0:1)から出力する。このときクロック信 号(a),(b) は゜し゜に保たれており、データ入力 箱子(I) からのデータは出力に関係しない。逆に、 シフトレジスタ動作モードでは、クロック信号(C) は゜し゜に保たれており、データ入力端子(0) か らのデータは出力に関係せず、デーク入力端子(1) からのデータを、クロック信号(a) でラッチ回路 (し)にラッチし、データ出力調子(口)より出力す る。次にクロック信号(b) で、ラッチ回路(L,)に ラッチされているデータの内容をラッチ回路(l.) にラッチし、データ出力端子(Q2)から出力する。 ただし、ここでクロック信号(a),(b) は互いに非 重復である。

以上のように、第3図において、システム動作 モード時は、個々のSRLはクロック信号(c.)又

(6a) よりテストパターンを入力し、内部回路 (2) にテストパターンを入力する。テスト結果をクロック 信号 (c z) によって S R L (4g) (4h) にラッチし、シフトレジスタ (5) を使用して、シフト出力ピン (7) でテスト結果を 観測する。

(iv) 内部回路 CD のテスト: 内部回路 CD のテスト 方法と同様であるが、テスト結果は直接システム 出力ビン (9a) ~ (9c) で観測する。

(発明が解決しょうとする問題点)

使来のスキャンパス方式を用いた論理集積回路 装置は以上のように構成されているので、シット レジスタへのシフト入力ピンがテスト専用ピンで あり、通常動作時は使用しない。しS「装置では、 ピン数が多いとチップサイズが増大するし、ママ パッケージの問題によりピン数に制限がありた。 サポージの問題によりピン数にした。 スト専用ピンがあると他の入出力ピン数にした寄せがくる等の問題点があった。

この 発明 は上記のような問題点を解消するため になされたもので、ピン数を従来のものより 1 木 削減したスキャンパス方式を用いた論理集積回路 装置を得ることを目的とする。

(問題点を解決するための手段)

この発明に係る論理集積回路装置は、1 木のピンを多重入力ピンとし、過常のデータ入力に使用すると共に、テスト用シフトレジスタのシフト入力端子にも接続したものである。

(作用)

この発明におけるシフトレジスタへの入力データは、外部からの制御信号によって選択的に取り込まれるので、多重入力ピンから通常動作時にデータを入力する場合は、上記制御信号によりこのデータはシフトレジスタに取り込まれない。

(実施例)

以下、この発明の一実施例を図について説明する。第1図において、従来回路の一例を示す第3図のシステム人力ピン(8e)とシフト入力ピン(6a)を共用の1本の多重人力ピン(6)とした。ただし、この場合のシステム入力ピン(8e)はデータ・タイプの入力ピンである。これ以外の第1図の構成は、第3図の構成と同じである。

が、第4図と同様の機能(外部からの制御信号によって記憶回路内に取り込む入力端子を選択できる機能)を有していれば、他の回路構成でも上記 実施例と同様の手段により同様の効果を得る。一例を第2図に示す。

なお、もちろん、内部回路や記憶回路の数及び全体の構成が第1図と異なる場合でも、同様の効果を得る。

(発明の効果)

以上のように、この発明によれば、通常動作時のデータ人力ピンのうち1ピンを多重化ピンし、そのピンに回路テスト用シフトレジスクのシフト人力信号線を直接接続したので、回路を構成する業子数を増加させることなく、従来のものよりピン数を1ピン削減できる効果がある。

4. 図面の簡単な説明

第1図はこの発明の一実施別によるスキャンパス方式を用いた 論理集積回路装置を示すブロック図、第3図は従来の例を示すブロック図、第2図及び第4図はシフトレジスタラッチの論理構成図、

第1 図において、上記のような構成をとっても、 本質的な動作は従来の例である第2 図と変わらないことを以下に示す。

シフトレジスタ (6) にテストパターンを入力する場合、同時に内部回路 (1) にも多重入力ピン (6) が接続されている内部回路 (1) の入力端子を通してテストパターンが入力されるが、この入力端子がデータ・タイプの入力端子であるので、問題とならない

内部回路(I)をテストする場合、テスト結果が S R L (4a) ~ (4c) にラッチされるまでクロック信号 (a) は * L * に保たれており、シフト入力端子(6a) からの入力は禁止されている。

通常動作時は、クロック(a)。(b) は常に"し" であるので、シフト入力協子(6a)からの入力は禁 「止されている。

以上のように、シフト入力用に専用ピンを設けなくても、従来と同じ動作が得られる。

なお、上記実施例ではシフトレジスタを構成する記憶回路として第4図に示したSRLを用いた


第 5 図はシフトレジスタの構成を示すブロック図である。

(1) ~ (3) は内部回路、(4a) ~ (4b) はシフトレジスタラッチ、(5) はシフトレジスタ、(A)、(B)、(C₁)、(C₁) はクロック入力ピン、(6) は多重化ピン、(7) はシフト出力ピンである。

なお、図中、同一符号は同一、又は相当部分を 示す。

代理人 大岩增雄





~~Q,

В


第 2 図


1. 2.) 内部回路 3.


8a~8d システム入力ピン 9a~9c システム出力ピン 10. システム

fa~ffシフトレジスタラッナ(SRL)

- 5. 直列シフトレジスタ
- クロック入カピン
- 6. 万里入カピン 7. シフト出カピン







- 4. シフトレジスクラッチ(SRL)
- C. 10,1入1省子
- 0.)デーク入力発子
- 0,) デークニカ場子
- Li)ラッナ回路

手 続 捕 正 書(自発)

昭和61年2月7日

特許庁長官殿

1. 事件の表示

特翰昭61-218598号

2. 発明の名称

論理集積回路裝置

3. 補正をする者

事件との関係

特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名称

(601)三菱電機株式会社

代表者 志 妓 守 哉

4. 代 理 人

住 所

東京都千代田区九の内二丁目 2 番 3 号

三菱電機株式会社内

氏名 (7375)弁理士 大岩増雄

(連絡先03(213)3421特許部)

5. 補正の対象

明細博の発明の詳細な説明の拠及び図面

6. 補正の内容

(1) 図面中、第 1 図及び第 2 図を別紙のとおり訂正する。

(2) 明細費をつぎのとおり訂正する。

7-9	村	訂正前	訂 正後
2	5	論理集積構成図	為理構成図
2	15	シフトレ入力ピン	シフト入力ピン
8	6	(8c)	(8e)
8	9	ic SRL	IC. SRL
4	5	(C)	(c)
4	9	(C)	(c)
5	14	(8c)	(8e)
8	2	第2図	#8.⊠
9	11	多型化ピンし、	多選化ピンとし、

第1区 8a 8b 8c 8d 6 C1 4d 4c 4b 5 B 6 4s 4g 4g 3 9a 9b 9c 7

2.) 内部回路

3. / 4a~4えシフトレジスタラッチ(SRL)

- 5. 直列シフトレジスタ
- 6. 万生入カピン
- 7. シフトニカピン

8a~8dシステム入ガピン 9a~9c.システムニカピン 10. システム

0. フス3A A. B.) 10y1入カピン

C

第 2 図

